

4

超頻出分野

～ 超頻出分野を完全制覇せよ！ ～

頻繁に出題される分野を詳細に解説します。どの分野がいつ出題されたのかが一目で分かる表も示しています。

ここで解説する分野を制覇せずして合格することはありません。しっかりと学習して、頻出分野の基礎を身に付けてください。

超頻出分野を完全制覇せよ!

本章では、頻繁に出題される分野を徹底的に解説します。ここを制覇せずして、基本情報技術者試験に合格することは、あり得ないと心得ましょう。

各分野の解説は、以下に示す構成で行います。

■ 出題一覧表

その分野・項目の出題状況が一目で分かる一覧表を示します。重要度や頻出度を把握してください。

たとえば、〔キャッシュメモリ〕の出題一覧表は、次のようになっています。

H15		H14		H13		H12		H11		H10		H9		H8		H7		H6
秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋
22	22	20	23	22	21	18	21	-	17	21	-	-	-	18	29	-	-	-
23			24						18					29				

平成 15 年度秋期試験において
問 22 と問 23 で出題されている
ことを示します。

平成 11 年度秋期試験では出題
されていないことを示します。

平成 6 年度秋期から平成 15 年度秋期までの 19 回の試験で、のべ 16 問が出題されています。出題されていない回がある一方で、2 問出題された回もあります。しかも、平成 12 年度春期以降は、毎回出題されています。重要分野であることが一目瞭然です。

■ 解説

その分野を一通り解説します。過去に出題された問題を入念に分析した上で、これまで出題された内容や、これから出題されそうな内容をまとめています。

■ 出題例

その分野の代表的な過去問題を示します。

▷すべての問題を示すとスペースが足りなくなってしまうため、本文では、典型的な問題のみを示しています。出題一覧表に示している全問題は、付属ディスクの第4章のページから簡単に呼び出せるようになっています。



本章で示す出題の一覧表は、付属ディスクにも収録されています。番号をクリックするだけで、その問題と解説が閲覧できます。

第4章 超頻出分野 - Microsoft Internet Explorer

ファイル(F) 編集(E) 表示(V) お気に入り(A) ツール(T) ヘルプ(H)

戻る 検索 お気に入り メディア 移動

アドレス http://www.witee.com/Chap04.html

超過去問 基本情報技術者 午前試験

第4章 超頻出分野

↑ メインメニューへ戻る

	H15		H14		H13		H12		H11		H10		H9		H8		H7		H6
	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋
キャッシュメモリ	22	22	20	23	22	21	18	21	-	17	21	-	-	-	18	29			
リエントラント(再入可能)	-	41	-	41	41	-	36	38	-	35	-	40	-	35	-	34			
MIPSと平均命令実行時間	20	19	17	-	20	20	17	20	20	-	19	-	57	13	21	18	29	30	24
パイプライン	18	17	-	18	17	-	-	18	18	12	-	-	-	-	22	-	-	-	-
論理演算(基本)	6	-	-	-	-	18	4	12	-	-	-	4	16	-	3	-	-	8	6
論理演算(応用)	8	3	7	5	7	8	10	10	10	7	5	8	2	2	-	1	2	9	5
論理回路	-	-	6	17	16	-	11	-	9	7	-	-	-	-	-	-	-	-	-
半加算器・全加算器	-	-	-	-	-	-	-	31	-	6	-	-	29	28	-	-	3	7	-
	H15		H14		H13		H12		H11		H10		H9		H8		H7		H6
	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋
1の補数と2の補数	3	3	3	3	5	3	-	5	4	2	-	9	7	12	-	6	-	-	4
シフト(けた移動)	-	2	-	-	2	-	5	4	-	1	7	11	11	2	24	8	9	10	10
パリティチェック	-	9	9	-	-	61	6	-	42	44	47	10	-	-	-	-	-	39	55
誤差とオーバーフロー/アンダフロー	4	4	4	4	7	5	7	9	6	10	-	-	6	1	-	-	7	3	-
ディスクのアクセス時間	-	-	-	-	-	23	22	23	21	24	-	25	25	23	16	30	21	26	26
ブロック化	24	25	-	-	24	-	23	-	22	-	29	26	22	-	-	23	28	27	-
画像・音声データの容量	28	29	28	29	-	-	24	-	-	-	-	30	-	-	-	-	19	-	40

学習する問題番号をクリックしてください。

マイコンピュータ


キャッシュメモリ

H15		H14		H13		H12		H11		H10		H9		H8		H7		H6
秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋
22	22	20	23	22	21	18	21	-	17	21	-	-	-	18	29	-	-	-
23			24						18					29				

■ キャッシュメモリ

主記憶（メインメモリ）上のデータのアクセス（読書き）を高速化する手段の一つとして利用されるのがキャッシュメモリを用いたキャッシングです。主記憶よりも高速にアクセスできるキャッシュメモリを、CPUと主記憶の間に設置します。

キャッシュメモリ上には、最近アクセスしたデータを格納しておきます。もし読み込みたいデータがキャッシュ上にあれば、主記憶装置をアクセスすることなく、超高速にデータを取り出せることになります。



なお、キャッシュ (cache) は、〔隠し場所〕あるいは〔貯蔵所〕といった意味です。くれぐれも〔現金〕のキャッシュ (cash) と間違えないようにしましょう。

■ キャッシュメモリの特徴

キャッシュメモリは、とにかく高速にアクセスできなければなりません。そのため、主記憶の素子として利用されている DRAM (dynamic RAM) ではなく、より高速にアクセスできる SRAM (static RAM) が利用されます。

その SRAM は非常に高価であり、データを蓄えるための一時的な貯蔵庫としての役割から、主記憶に比べるとキャッシュメモリは小容量です。

そのため、キャッシュメモリの効果は、主記憶の同一あるいは近い領域をアクセスするプログラムでは高くなりますが、主記憶の全域をまんべんなくアクセスするプログラムでは低くなります。

なお、主記憶のアクセス時間とプロセッサの処理時間のギャップが大きい場合、一次キャッシュ、二次キャッシュ、…と多段階のキャッシュ構成にすることによって、効果の向上を図ることがあります。

たとえば、二段キャッシュ構成であれば、まず一次キャッシュをアクセスして、データがなければ二次キャッシュをアクセスして、そこにもデータがなければ、主記憶をアクセスするという手順となります。

もちろん、各メモリのアクセス速度は、一次キャッシュ、二次キャッシュ、…、主記憶の順に遅くなります。

■ キャッシングの方式

データの書込みは、キャッシュメモリと主記憶の両方に行わなければなりません。そのタイミングによって、以下に示す方式があります。

・ライトスルー方式

キャッシュメモリと主記憶の両方に同時にデータを書き込みます。

・ライトバック方式

キャッシュメモリのみにデータを書き込むため高速です。キャッシュメモリ中の当該部分が置き換えられる際に、書き込んだ結果を主記憶に反映させます。

■ アクセス時間

目的とするデータがキャッシュメモリ上に存在すれば、そのままアクセスできますが、存在しなければ、主記憶上をアクセスすることになります。

したがって、メモリのアクセス時間は、ヒット率（アクセスするデータがキャッシュメモリ上に存在する割合）に依存します。

例 主記憶のアクセス時間が60ナノ秒、キャッシュメモリのアクセス時間が10ナノ秒、ヒット率が0.8のときの平均アクセス時間を求める。

ヒット率が0.8ですから、データアクセスの80%がキャッシュから10ナノ秒で、残り20%が主記憶から60ナノ秒で行われます。

したがって、平均アクセス時間は以下のように求められます。

$$0.8 \times 10 + 0.2 \times 60 = 20 \text{ (ナノ秒)}$$

■ 平成8年度(1996年度)秋期 午前 問18

アクセスの高速性を生かして、キャッシュメモリとしてよく使われるものはどれか。

- | | | | | | |
|---|--------|---|-------|---|------|
| ア | EEPROM | イ | EPROM | ウ | PROM |
| エ | SRAM | オ | VRAM | | |

■ 平成11年度(1999年度)春期 午前 問18

処理装置の演算速度に比べ、主記憶装置へのアクセス速度は遅い。この速度差を埋めるために、処理装置と主記憶装置の間に置く、高速の記憶装置はどれか。

- | | | | |
|---|-----------|---|----------|
| ア | VLIW | イ | キャッシュメモリ |
| ウ | ディスクキャッシュ | エ | パイプライン |

■平成14年度(2002年度)秋期 午前 問20

キャッシュメモリに関する記述のうち、適切なものはどれか。

- ア キャッシュメモリのアクセス時間が主記憶と同等でも、主記憶の実効アクセス時間は改善される。
- イ キャッシュメモリの容量と主記憶の実効アクセス時間は、反比例の関係にある。
- ウ キャッシュメモリは、プロセッサ内部のレジスタの代替として使用可能である。
- エ 主記憶全域をランダムにアクセスするプログラムでは、キャッシュメモリの効果は低くなる。

■平成14年度(2002年度)春期 午前 問23

キャッシュメモリに関する記述のうち、適切なものはどれか。

- ア キャッシュミスが発生すると割込みが発生し、主記憶からの転送処理が実行される。
- イ キャッシュメモリの転送ブロックの大きさを仮想記憶のページと同じにしておくと、プログラムの実行効率が良くなる。
- ウ キャッシュメモリはプロセッサと同じ半導体素子で構成されており、高速アクセスが可能であるので、機能的には汎用レジスタと同様に扱える。
- エ 主記憶のアクセス時間とプロセッサの処理時間のギャップが大きいマシンでは、一次キャッシュ、二次キャッシュと多レベルのキャッシュ構成にするとより効果が大きい。

■平成15年度(2003年度)秋期 午前 問23

キャッシュメモリのライトスルーの説明として、適切なものはどれか。

- ア CPU が書込み動作をする時、キャッシュメモリだけにデータを書き込む。
- イ キャッシュメモリと主記憶の両方に同時にデータを書き込む。
- ウ 主記憶のデータの変更は、キャッシュメモリから当該データが追い出される時に行う。
- エ 主記憶へのアクセス頻度が少ないので、バスの占有率が低い。

■平成14年度(2002年度)春期 午前 問24

キャッシュメモリのアクセス時間が、主記憶のアクセス時間の $1/10$ であり、キャッシュメモリのヒット率が 80% であるとき、主記憶の実効アクセス時間は、キャッシュメモリを使用しない場合の何%か。


- ア 8 イ 20 ウ 28 エ 40

リエントラント(再入可能)

H15		H14		H13		H12		H11		H10		H9		H8		H7		H6
秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋
-	41	-	41	41	-	36	38	-	35	-	40	-	35	-	34	37	-	-

■ リエントラント

プログラムモジュールが、複数のタスクの要求に応じて同時・並行的に実行できる性質のことです。下図に示すように、手続き部とデータ部が分割されており、しかもデータ部をタスクごとにもつ構造となります。



■ 平成15年度(2003年度)春期 午前 問41

あるプログラムモジュールが、複数のタスクの要求に応じて同時・並行的に実行可能である場合、この性質を何というか。

- ア 再使用可能
- イ 再入可能
- ウ 静的再配置可能
- エ 動的再配置可能

■ 平成14年度(2002年度)春期 午前 問41

リアルタイムシステムにおいて、複数のタスクから並行して呼び出される共用ライブラリのプログラムに要求される性質として、適切なものはどれか。

- ア リエントラント
- イ リカーシブ
- ウ リューザブル
- エ リロケータブル

■ 平成12年度(2000年度)春期 午前 問38

再入可能プログラムの特徴として、適切なものはどれか。

- ア 実行時に必要な手続きを補助記憶装置から呼び出しながら動作する。実行時の主記憶領域の大きさに制限があるときに、有効な手法である。
- イ 手続きの内部から自分自身を呼び出すことができる。
- ウ 複数のタスクで利用するとき、一時に一つのタスクでの使用が可能である。
- エ 複数のタスクによって並行して実行されても、それぞれのタスクに正しい結果を返す。

MIPSと平均命令実行時間

H15		H14		H13		H12		H11		H10		H9		H8		H7		H6		
秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋		
20	19	17	-	20	20	17	20	20	-	19	-	57	13	21	18	57	54	29	30	24

■ MIPSと平均命令実行時間

MIPS (*million instructions per second*) は、1 秒間あたりの 10^6 単位 (百万単位) の平均命令実行回数です。第3章でも解説しましたが、ミリオンは百万という意味です。

なぜ〔平均〕をとるのかといえば、実行に要する時間や利用頻度が命令によって異なるからです。

なお、プログラム実行に要する平均的な時間計測のために使用する命令の組合せを、命令ミックスといいます。

例 2MIPS の処理装置の平均命令実行時間を求める。

1 秒間に平均 2 百万回の命令を実行できるのですから、平均命令実行時間は次のように求められます。

$$\begin{aligned} \text{平均命令実行時間} &= 1 / 2,000,000 \\ &= 0.0000005 \text{ (秒/命令)} \\ &= 0.5 \text{ (マイクロ秒/命令)} \end{aligned}$$

例 以下の命令ミックスの処理性能を MIPS 値として求める。

命令の種類別	実行速度 (マイクロ秒)	出現頻度 (%)
整数演算命令	1.0	50
移動命令	5.0	30
分岐命令	5.0	20

$$\begin{aligned} \text{平均命令実行時間} &= 1.0 \times 0.5 + 5.0 \times 0.3 + 5.0 \times 0.2 \\ &= 3.0 \text{ (マイクロ秒)} \end{aligned}$$

したがって、MIPS 値は次のように求められます。

$$\text{MIPS 値} = 1 / 3.0 \approx 0.3 \text{ MIPS}$$

■ MIPSとクロック周波数

コンピュータ内のクロックが発生し続けるパルス信号の周波数であるクロック周波数と MIPS 値とを混同しないようにしましょう。

一つの命令が 1 クロックで実行できるわけではありませんし、MIPS 値は命令の出現頻度に左右されますから、MIPS 値がクロック周波数に比例することはありません。

■平成15年度(2003年度)秋期 午前 問20

平均命令実行時間が0.2マイクロ秒のコンピュータがある。このコンピュータの性能は何MIPSか。

- ア 0.5 イ 1.0 ウ 2.0 エ 5.0

■平成14年度(2002年度)秋期 午前 問17

1件のトランザクションについて80万ステップの命令実行を必要とするシステムがある。プロセッサの性能が20MIPSで、プロセッサの使用率が80%のときのトランザクションの処理能力(件/秒)は幾らか。

- ア 2 イ 20 ウ 25 エ 31

■平成8年度(1996年度)秋期 午前 問57

3,000万個の命令を実行するプログラムを50MIPSのコンピュータで実行した場合に予想される処理時間は何秒か(小数第3位を四捨五入する)。ここで、プロセッサの使用率は70%とし、オペレーティングシステムのオーバヘッドは考えないものとする。

- ア 0.04 イ 0.05 ウ 0.42 エ 0.60 オ 0.86

■平成12年度(2000年度)秋期 午前 問17

処理装置の動作クロック周波数が200MHzのパソコンがある。1命令の実行に平均して5クロック必要なとき、このパソコンの平均命令実行時間は何マイクロ秒か。

- ア 0.005 イ 0.025 ウ 5 エ 25

■平成8年度(1996年度)秋期 午前 問21

マイクロプロセッサ M_1 のクロック周波数 (α_1 MHz とする) と演算速度 (β_1 MIPS とする) の関係についての記述として正しいものはどれか。

- ア 2種類マイクロプロセッサ M_1 、 M_2 に対して、 $\alpha_1 < \alpha_2$ だからといって $\beta_1 < \beta_2$ であるとはいえない。
 イ 2種類マイクロプロセッサ M_1 、 M_2 に対して、 $\beta_1 < \beta_2$ のとき常に $\alpha_1 < \alpha_2$ である。
 ウ 2種類マイクロプロセッサ M_1 、 M_2 に対して、 $\alpha_1 = 2\alpha_2$ のとき常に $\beta_1 = 2\beta_2$ の関係が成り立つ。
 エ 2種類マイクロプロセッサ M_1 、 M_2 に対して、 $\sqrt{\alpha_1} = 2\sqrt{\alpha_2}$ のとき常に $\beta_1 = 2\beta_2$ の関係が成り立つ。
 オ マイクロプロセッサの速さはアーキテクチャに対する依存度が高いので、 β に対する α の影響はほとんどない。


パイプライン

H15		H14		H13		H12		H11		H10		H9		H8		H7		H6
秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋	春	秋
18	17	-	18	17	-	-	18	18	12	-	-	-	-	22	-	-	-	-

■ パイプライン

パイプラインは、処理装置の処理を高速化するための一技術です。
 命令の実行サイクルを、〔命令の取出し〕、〔解読〕、〔アドレス計算・変換〕、〔データの取出し〕、〔実行〕など複数の段階に分けて、各段階の処理を別々の装置が担当することによって、複数の命令を並列に処理します。
 ベルトコンベアに乗って流れる製品が次々と連続的に完成するのと似て、演算回路群の中で多段階に分けて処理された結果が連続的に得られます。
 ここでは、左下の表に示すように、コンピュータの1命令がステップ1～6の順序で実行される例を考えます。

もしパイプラインが完全に機能すれば、右下図に示すように、各命令中のステップをずらしながら並行的に実行します。たとえば、網掛け部では、最初の命令の〔ステップ3〕の実行中に、次の命令の〔ステップ2〕と、次の次の命令の〔ステップ1〕を同時に実行しているわけです。



なお、複数のパイプラインで並列に命令を処理できるようにする機構を、スーパースカラと呼びます。

■ パイプラインが有効に機能しない状況

分岐条件が成立するかどうかによって、その後に実行すべき命令が異なる場合、その分岐条件命令が終了しない限り、次の命令の実行に取りかかれません。
 したがって、以下に示すような状況では、パイプラインが有効に機能せず、その処理の流れが阻害されることになります。

- ・ 資源の利用待ち
- ・ 分岐命令処理
- ・ 前の命令の演算結果の参照
- ・ 割込み処理

■平成13年度(2001年度)秋期 午前 問17

処理装置の高速化に関する技術の一つで、命令の読出しから実行までを複数のステージに分け、各ステージを並行して実行することによって、処理効率を向上させる方式はどれか。

- ア インタリーブ
- イ キャッシュメモリ
- ウ ディスクアレイ
- エ パイプライン

■平成14年度(2002年度)春期 午前 問18

プロセッサにおけるパイプライン処理方式に関する説明として、適切なものはどれか。

- ア 単一の命令を基に、複数のデータに対して複数のプロセッサが同期をとりながら並列的にそれぞれのデータを処理する方式
- イ 一つのプロセッサにおいて、単一の命令に対する実行時間をできるだけ短くする方式
- ウ 一つのプロセッサにおいて、複数の命令を少しずつ段階をずらしながら同時実行する方式
- エ 複数のプロセッサが、それぞれ独自の命令を基に複数のデータを処理する方式

■平成15年度(2003年度)春期 午前 問17

CPU のパイプライン処理を有効に機能させるプログラミング方法はどれか。

- ア サブルーチンの数をできるだけ多くする。
- イ 条件によって実行する文が変わる CASE 文を多くする。
- ウ 分岐命令を少なくする。
- エ メモリアクセス命令を少なくする。

■平成15年度(2003年度)秋期 午前 問18

あるコンピュータでは、1 命令が表のステップ 1～6 の順序で実行される。図のパイプライン処理を利用して 6 命令を実行すると、何ナノ秒かかるか。ここで、各ステップの実行時間は 10 ナノ秒とし、パイプライン処理の実行を乱す分岐命令などはないものとする。

表 命令の実行ステップ

ステップ	処理内容
1	命令コード部の取出し
2	命令の解読
3	アドレス部の取出し
4	実効番地の計算
5	データの取出し
6	演算の実行



- ア 50
- イ 60
- ウ 110
- エ 300